关于hadoop(hdfs)高可用(ha)的配置步骤

CSSdemo03

  返回  

FPGA | 基本数字逻辑单元Verilog HDL描述(一)

2021/8/20 18:37:28 浏览:

基本门电路的Verilog HDL描述

module eda1(o,a,b,c,d);
input a,b,c,d;
output reg o;
always @(a or b or c or d)
begin
    o=(~(a&b))|(b&c&d);
end
Endmodule
module eda1(o,a,b,c,d);
input a,b,c,d;
output o;
    assign o=(~(a&b))|(b&c&d);
Endmodule
module eda2(o,a,b,c,d);
input a,b,c,d;
output o;
    nand (o1,a,b);
    and(o2,b,c,d);
    or(o,o1,o2);
endmodule

在这里插入图片描述

联系我们

如果您对我们的服务有兴趣,请及时和我们联系!

服务热线:18288888888
座机:18288888888
传真:
邮箱:888888@qq.com
地址:郑州市文化路红专路93号